Verilog中的case？

比如select = 8'b1111_0101; 那么select[1:2] 为 10。

如果【待定值】等于case中的select[1:2]（10），那么这条case语句就被执行。